- 軟件大?。?span>7884.79M
- 軟件語言:中文
- 軟件類型:國產(chǎn)軟件
- 軟件類別:免費(fèi)軟件 / 編程工具
- 更新時間:2023-03-21 14:06
- 運(yùn)行環(huán)境:WinAll, WinXP, Win7
- 軟件等級:
- 軟件廠商:
- 官方網(wǎng)站:暫無
5.51M/中文/5.0
2603.51M/中文/1.0
255.85M/中文/0.0
7.37M/中文/0.0
1.54M/中文/10.0
xilinx ise14.7是一款優(yōu)秀的編程類硬件設(shè)計軟件。綠色資源網(wǎng)未大家提供的是解鎖高級功能的本。歡迎需要的用戶下載!
Xilinx ISE是一款世界著名的硬件設(shè)計軟件,它為設(shè)計流程的每一步都提供了直觀的生產(chǎn)力增強(qiáng)工具,覆蓋從系統(tǒng)級設(shè)計探索、軟件開發(fā)和基于HDL硬件設(shè)計,直到驗證、調(diào)試和pcb設(shè)計集成的全部設(shè)計流程。Xilinx ISE運(yùn)行速度非常的快,設(shè)計人員可以在一天時間里完成多次設(shè)計反復(fù)。這一增強(qiáng)設(shè)計環(huán)境現(xiàn)在還提供了SmartXplorer技術(shù)。SmartXplorer技術(shù)專門為解決設(shè)計人員所面臨的時序收斂和生產(chǎn)力這兩大艱巨挑戰(zhàn)而開發(fā)。SmartXplorer技術(shù)支持在多臺Linux主機(jī)上進(jìn)行分布式處理,可在一天時間里完成更多次實施過程。通過利用分布式處理和多種實施策略,性能可以提升多達(dá)38%。SmartXplorer技術(shù)同時還提供了一些工具,允許用戶利用獨(dú)立的時序報告監(jiān)控每個運(yùn)行實例。
針對 VIRTEX -6 和 SPARTAN -6 FPGA:
● 利用自動時鐘門控技術(shù)將動態(tài)功耗降低30%之多
● 利用第四代部分重配置設(shè)計流程降低系統(tǒng)成本
● PlanAhead - 面向邏輯設(shè)計人員的新款 RTL 到比特流設(shè)計流程
● 利用 AXI4 接口實現(xiàn)即插即用式 FPGA 設(shè)計
借助 Xilinx ISE Design Suite 的突破性技術(shù)提高系統(tǒng)級設(shè)計效率并加快產(chǎn)品投產(chǎn)。 ISE Design Suite 采用各種方法來實現(xiàn)團(tuán)隊設(shè)計、功耗優(yōu)化以及簡化 IP 集成,從而分發(fā)揮 Xilinx 目標(biāo)設(shè)計平臺在配置邏輯、嵌入式和 DSP 設(shè)計方面的潛力 - 所有這一切均可通過緊密集成的設(shè)計流程來實現(xiàn)。
在綠色資源網(wǎng)下載這款軟件
解壓軟件
點(diǎn)擊安裝程序進(jìn)行安裝
請描述您所遇到的錯誤,我們將盡快予以修正,謝謝!
*必填項,請輸入內(nèi)容