- 軟件大?。?span>302.00M
- 軟件語言:中文
- 軟件類型:國(guó)產(chǎn)軟件
- 軟件類別:免費(fèi)軟件 / 其他行業(yè)
- 更新時(shí)間:2021-05-19 18:50
- 運(yùn)行環(huán)境:WinAll, WinXP, Win7, Win8
- 軟件等級(jí):
- 軟件廠商:
- 官方網(wǎng)站:http://www.lz0519.com/
1.34M/中文/10.0
319.00M/中文/5.0
518.00M/中文/3.8
1064.95M/中文/8.0
175.78M/中文/8.0
modelsim最新版是一款功能強(qiáng)大的仿真軟件,這款軟件采用了編譯技術(shù)、TCL/Tk技術(shù),編譯仿真速度快,兼容性強(qiáng)大,是FPGA/ASIC設(shè)計(jì)的必備神器,需要的朋友歡迎來綠色資源網(wǎng)免費(fèi)下載使用。
Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù),編譯仿真速度快,編譯的代碼與平臺(tái)無關(guān),便于保護(hù)IP核,個(gè)性化的圖形界面和用戶接口,為用戶加快調(diào)錯(cuò)提供強(qiáng)有力的手段,是FPGA/ASIC設(shè)計(jì)的首選仿真軟件。
· C和Tcl/Tk接口,C調(diào)試;
· 對(duì)SystemC的直接支持,和HDL任意混合;
· 支持SystemVerilog的設(shè)計(jì)功能;
· 對(duì)系統(tǒng)級(jí)描述語言的最全面支持,SystemVerilog,SystemC,PSL;
· ASIC Sign off。
· 可以單獨(dú)或同時(shí)進(jìn)行行為(behavioral)、RTL級(jí)、和門級(jí)(gate-level)的代碼。
· RTL和門級(jí)優(yōu)化,本地編譯結(jié)構(gòu),編譯仿真速度快,跨平臺(tái)跨版本仿真;
· 單內(nèi)核VHDL和Verilog混合仿真;
· 源代碼模版和助手,項(xiàng)目管理;
· 集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、Signal Spy、虛擬對(duì)象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號(hào)值、信號(hào)條件斷點(diǎn)等眾多調(diào)試功能;
請(qǐng)描述您所遇到的錯(cuò)誤,我們將盡快予以修正,謝謝!
*必填項(xiàng),請(qǐng)輸入內(nèi)容